

计算机设计与实践

单周期CPU设计(CU、时序、仿真)

2026 · 夏

哈工大



HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ

实验目的

- ◆ 通过模块化设计方式，加深对CPU结构和工作原理的理解
- ◆ 掌握根据数据通路表和控制信号取值表来实现控制单元的方法
- ◆ 熟练掌握使用Verilog HDL实现CPU的功能部件
- ◆ 熟练掌握数字电路的仿真调试方法



实验内容

- ◆ 使用Verilog HDL实现单周期CPU的**控制**单元：
 - ◆ 根据数据通路表和控制信号取值表，确定控制单元的**接口**
 - ◆ 列出所有控制信号的逻辑表达式，并实现之
 - ◆ 封装各个控制逻辑，形成控制单元
- ◆ 在Vivado中对CPU进行仿真调试



控制器实现

- ◆ 基于数据通路，分析每条指令执行所需的控制信号的取值，列出控制信号取值表
- ◆ 根据指令**opcode**、**funct3/funct7**和控制信号的关系，写出每个控制信号的**逻辑表达式**
- ◆ 根据逻辑表达式，用Verilog HDL实现相应的控制逻辑
- ◆ **综合**所有控制逻辑，形成控制器



控制器实现

◆ 要点:

- ◆ 根据控制信号取值表，为每个需要输出到其他单元的控制信号写出相应的逻辑表达式
- ◆ 参照控制器示例代码的写法来实现
- ◆ 输入：opcode、funct3、funct7，输出控制信号

指令	opcode	funct3	funct7	控制信号						
				npc_op	rf_we	rf_wsel	sext_op	alu_op	alub_sel	ram_rop
addi	0010011	000	-	PC4	1	WB_ALU	I_TYPE	ADD	SEL_EXT	0
ori	0010011	110	-	PC4	1	WB_ALU	I_TYPE	OR	SEL_EXT	0
slli	0010011	001	0000000	PC4	1	WB_ALU	I_TYPE	SLL	SEL_EXT	0
lui	0110111	-	-	PC4	1	WB_EXT	U_TYPE	-	-	0
lw	0000011	010	-	PC4	1	WB_RAM	I_TYPE	ADD	SEL_EXT	WORD_EXT
beq	1100011	000	-	BRANCH	0	-	B_TYPE	EQ	SEL_RS2	0
bne	1100011	001	-	BRANCH	0	-	B_TYPE	NE	SEL_RS2	0
jal	1101111	-	-	JUMP	1	WB_PC4	J_TYPE	-	-	0

单周期CPU时序


1. 取指逻辑

- 复位后首次取指、指令执行完毕取下一条指令

```
1 assign ifetch_req = first_req | inst_finished_r;  
2 assign ifetch_addr = pc;
```

2. 单周期指令时序


- ① ifetch_req有效1个周期取1条指令
- ② 指令返回，当拍执行完毕
- ③ 取下一条指令




单周期CPU时序

3. 多周期指令时序

- ① ifetch_req有效1个周期取1条指令
- ② 指令返回，指令开始执行
- ③ 执行过程中，多周期标志位有效
 - ld_st_flag是访存标志位
 - mul_div_flag是乘除标志位
- ④ 多周期操作完成，指令执行完毕
- ⑤ 取下一条指令




访存
指令



乘除
指令


单周期CPU性能分析

- ◆ 指令执行时间 = 数据通路上所有时序部件、组合逻辑的延迟之和
- ◆ 时钟周期时间 $\geq$ 单周期指令执行时所有延迟之和
- ◆ 单周期CPU时钟频率受限于执行最耗时的指令



仿真调试

- ◆ CPU代码编写完成后，可导入lw.coe程序到IROM，运行功能仿真



- ◆ 使用bin2coe.py可将其他Trace测试程序转换成.coe从而导入IROM
- ◆ 将关键信号 (PC、寄存器、存储器、控制器等相关信号) 加入到波形
- ◆ 运行仿真，分析波形

实验步骤


- ① 根据数据通路表，确定控制单元**包含哪些控制信号**
 - ② 根据控制信号取值表，确定各控制信号的**逻辑表达式**
 - ③ 化简各逻辑表达式，并使用Verilog HDL实现之
 - ④ **封装**成模块，得到控制单元
 - ⑤ 根据数据通路表，将控制单元和各功能**部件连接**起来
 - ⑥ 利用Iw.coe，对各单元、部件及子模块进行仿真调试
- ◆ **注意代码规范性，可以避免很多问题！**



课上检查

- ◆ 小组合作讨论，将单周期CPU完整的数据通路图画出来
 - ◆ 数据通路图需要和数据通路表、控制信号取值表对应！

示例：





HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ

